Как включить два с сопротивлением 2 ом и 3 ом чтобы их общее сопротивление было минимальныи? максимальным? чему будут равны эти сопротивления?

1) при последовательном соединении сопротивление максимальное
R=R1+R2=2+3=5 Ом

2) при параллельном соединении сопротивление минимальное

R=R1*R2/(R1+R2)=2*3/5=1,2 Ом

1) для того, чтобы найти момент времени, в который скорости обеих точек будут одинаковыми, приравняем формулы конечных скоростей обеих точек

для первой точки имеем V1 = V01 + a1 t

для второй V2 = V02 + a2 t

получаем

V01 + a1 t = V02 + a2 t

t (a1 - a2) = V02 - V01

t = (V02 - V01) / (a1 - a2)

t = (6 - 3) / (-0,2 + 0,8) = 3 / 0,6 = 5 c

пояснение: V01 и V02 - это начальные скорости точек, которые можно определить по уравнению координаты (x = x0 + V0x t + a(x) t^2 / 2). тоже самое и с ускорениями 

2) собственно, про ускорения: они даны по условию. можно заметить из написанного выше уравнения координаты, что ускорение делится пополам. значит, для первой точки ускорение равняется a1 = - 0,2 м/с^2, а для второй точки a2 = - 0,8 м/с^2

3) для определения скоростей точек, воспользуемся формулой V = V0 + a t

имеем для первой точки V1 = V01 + a1 t

V1 = 3 - 0,2 * 5 = 2 м/с

соответственно для второй точки V2 = V02 + a2 t

V2 = 6 - 0,8 * 5 = 2 м/с

1) Количество бит данных может составлять 5, 6, 7 или 8 (5- и 6-битные форматы распространены незначительно).

2) Наличие 64-битной шины данных. Позволяет процессору Pentium обмениваться вдвое большим объемом данных с оперативной памятью, чем 486 за один шинный цикл.

3) Дело в том, что эти компоненты были созданы совершенно разными группами разработчиков с различными целями и задачами. Процессор Itanium, разработанный совместно с компанией HP (Hewlett Packard), был предназначен для использования памяти с удвоенной скоростью передачи данных (DDR), которая, в свою очередь, работает на более подходящей для семейства серверов тактовой частоте 266 МГц.

4) Чем выше частота, тем выше производительность центрального процессора. Это справедливо только для определенного производителя и конкретной линейки (а также архитектуры) процессоров.

5) Скорее всего, проблема в том, что в случае увеличения кэш-памяти, придётся изыскивать пути не только для размещения огромного массива данных на ограниченном пространстве, но и усложнять структуру для снижения задержек.

Объяснение: